2. Alat dan Bahan
[Kembali]
Bahan (proteus)
a. IC 7408 (JK filp flop)
Gambar 2.1. IC 74LS112
b. Power DC
Gambar 2.4. Power DC
c. Switch (SW-SPDT)
Gambar 2.5. Switch
d. Logicprobe atau LED
Gambar 2.6. Logic Probe
.png)
Pada percobaan kali ini terdapat rangkaian counter Asinkronus. Asinkronus sendiri terdiri dari J-K flip flop dimana cuman ada satu paling ujunag yang terhubung secara langsung dengan inputan clock sedangkan inputan clock flip flop selanjutnya dihubungkan dengan output flip flop sebelumnya. pada kondisi saat ini terjadi Down. Kondisi down adalah kondisi output dari tinggi ke rendah ' 15-1'. kondisi ini output Q flip flop yang dihubungkan dengan clock flip flop selanjutnya. berbeda dengan kondisi UP (Rendah ke tinggi ' 1-15') output Q bar yang dihubungkan dengan clock flip flop selanjutnya.
5. Video Rangkaian [Kembali]
1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif low ?
ketika SR aktif low dan dihubungkan dengan ground beberapa hal bisa terjadi :
a. Set State :jika SR aktif low. maka kondisi set state pada counter akan aktif . ini akan menyebabkan counter berpindah ke keadaan set
b. tidak ada perubahan : kondisi dimana outputnya tidak berubah dengan keluaran sebelumnya.
2. Apa yang terjadi jika output Q bar masing" flip flop dihubungkan ke input clock flip flop selanjutnya ?
Pada kondisi tersebut akan terjadi kondisi Down. kondisi down sendiri adalah output dari tinggi ke renda ('15-1'). berbanding terbalik jika clock flip flop dihubungkan ke Q maka akan terjadi kondisi down.
7. Link DownloadDownload file rangkaian di sini
No comments:
Post a Comment