Gambar 1 Jurnal percobaan 2
2. Alat dan Bahan
[Kembali]
Bahan (proteus)
a. IC 7408 (JK filp flop)
Gambar 2.1. IC 74LS112
b. IC 7404
Gambar 2.2. IC 7404
c. IC 7432
Gambar 2.3. IC 7432
b. Power DC
Gambar 2.4. Power DC
c. Switch (SW-SPDT)
Gambar 2.5. Switch
d. Logicprobe atau LED
Gambar 2.6. Logic Probe
.png)
Pada percobaan digunakan IC J-K flip flop, lalu dimodifikasi untuk diubah menjadi T flip flop. Untuk mengaktifkan R dan S pada J-K flip flop adalah aktif LOW, sehingga aktif saat diberikan logika 0. Pada kondisi diminta untuk B0=1 yang mana terhubung pada input S, B1=0 pada input R. Berarti pada IC aktif reset, yang mana keluaran nya akan selalu Q= 0 Qnot= 1, meskipun input T nya diubah-ubah. Pada rangkaian kaki clock terhubung pada switch B2 karena yang diminta kondisi B2=don't care. Yang mana sebagai sinyal pulsa, untuk mempengaruhi kapan output akan berubah.
5. Video Rangkaian [Kembali]
Untuk hasil percobaan, pada input B0=R ( pada kaki R ) dan B1=5 ( pada kaki 5 ):
nomor 1 - > B0=0 B1=1, pada keluaran di percobaan ditunjukkan LED H6 menyala, H7 mati. Berarti
Q=0 Q'=1. B0 yang terhubung pada kaki R aktif. Berarti yang aktif keadaan reset.
Hal ini sesuai dengan teori.
nomor 2 - > B0=1 B1=0, pada keluaran di percobaan ditunjukkan LED H6 mati, H7 hidup, berarti
Q=1 Q'=0. B1 yang terhubung pada kaki 5 aktif karena berlogika 0, jadi aktif set.
Hal ini sesuai dengan teori.
nomor 3 - > B0 dan B1 sama-sama bernilai 0 menghasilkan output Q=1 Q'=1. Kondisi terlarang.
Sesuai dengan tabel kebenaran.
nomor 4 - > B0 dan B1 sama-sama berlogika 1, berarti tidak aktif R dan S, yang mana hanya tergantung dengan kaki T, jadi karena input adalah clock, maka masukan naik turun(low-high), sehingga keluaran menjadi berubah -ubah. Pada percobaan, LED H7 dan H6 bergantian menyala sesuai dengan teori.
Download file rangkaian di sini
No comments:
Post a Comment